Tra le slide, che vi proponiamo di seguito, si fa certamente notare la seguente, nella quale viene proposto il diagramma a blocchi della gpu Hawaii; lo schema evidenzia come la nuova generazione di chip grafici AMD conservi, da un lato, la struttura di base tipica della generazione precedente ("Tahiti") e la spinga oltre i limiti attuali, dall'altro, incrementando il numero di blocchi.

[Immagine ad alta risoluzione]

Ad esempio, un chip Hawaii include quattro shader engine, mentre uno Tahiti soltanto due shader engine. Inoltre la gpu Hawaii integra quattro geometry processor e raddoppia il numero di ROP, che sale fino a 64.

[Immagine ad alta risoluzione]

Ogni shader engine comprende inoltre 11 Compute Unit (CU); in ogni CU sono presenti 4 TMU (Texture Memory Unit) e 64 stream processor.

[Immagine ad alta risoluzione]

I quattro blocchi di tipo shader engine della gpu Hawaii sono connessi a una cache L2 da 1MB e a una interfaccia a 512-bit verso la memoria on board; quest'ultima, pur occupando una superfice inferiore del 20% rispetto a quella del chip grafico Radeon HD 7970, garantisce un incremento di banda pari al 20%.

[Immagine ad alta risoluzione]

Completano il diagramma a blocchi l'interfaccia verso il bus PCI-Express, il DSP TrueAudio, l'unità VCE (Video Codec Engine) con il quale sono accelerati i codec multimediali a livello hardware, e sei display controller realizzati in accordo alla tecnologia Eyefinity.

[Immagine ad alta risoluzione]

• News Source
• Commenta questa news
• Comment this news